Oto bramka NAND wykonana w technice DTL (ang. Diode-Transistor Logic). Kliknij zacisk wejściowy w celu zmiany jego stanu. Kiedy na każde wejście podano stan wysoki, na wyjściu pojawia się stan niski; w pozostałych przypadkach — wysoki.
Gdy na wszystkich wejściach podano stan wysoki (napięcie 3,6V), przez rezystancję 4,7k w obwodzie bazy płynie prąd do punktu odniesienia. Wzmocnienie prądu bazy (100-krotne) nie może zaistnieć, dlatego tranzystor dąży do zrównania napięcia na kolektorze z napięciem punktu odniesienia.
Gdy podano stan niski (napięcie odniesienia), prąd płynący przez rezystancję 4,7k wpływa do zacisków wejściowych układu pod wpływem napięcia zasilającego. Napięcie na bazie tranzystora jest równe sumie napięcia odniesienia i spadku na przewodzącej diodzie złącza baza-emiter. Napięcie o tej wartości wywołuje przepływ prądu o niewielkiej wartości do bazy tranzystora przez diodę dołączoną do jej wyprowadzenia. Gdy prąd bazy przyjmuje takie wartości, tranzystor nie przewodzi prądu ze źródła napięcia zasilającego, a utrzymuje stan wysoki na wyjściu.
Następne doświadczenie: Negacja koniunkcji (NAND) TTL
Poprzednie doświadczenie: Negacja koniunkcji (NAND) RTL
Strona domowa symulatora elektroniki
