Oto bramka NAND wykonana w technice TTL. Kliknij zacisk wejściowy w celu zmiany jego stanu. Kiedy na każde wejście podano stan wysoki, na wyjściu pojawia się stan niski; w pozostałych przypadkach — wysoki.
Gdy na obu wejściach podano stan wysoki, dwa tranzystory po lewej stronie schematu pracują w stanie inwersyjnym. Prąd płynie przez rezystancję 4,7k i złączę baza-kolektor tranzystorów, wpływa do bazy tranzystora po prawej stronie schematu, powodując nasycenie go i dołączenie zacisku wyjściowego do masy układu.
Gdy podano stan niski, prąd płynący przez rezystancję 4,7k w obwodach bazy tranzystorów wpływa do zacisków wejściowych układu. Brak napięcia na kolektorach tranzystorów uniemożliwia przepływ prądu do bazy tranzystora po prawej stronie schematu. Tranzystor ów nie przewodzi prądu ze źródła napięcia zasilającego, a utrzymuje stan wysoki (5V) na wyjściu.
Gdy na tylko jedno z wejść podano stan niski, poprzez odpowiadający mu tranzystor płynie prąd ze źródła napięcia zasilającego do tego wejścia. Tranzystor po prawej stronie schematu jest nadal w odcięciu.
Następne doświadczenie: Negacja alternatywy (NOR) TTL
Poprzednie doświadczenie: Negacja koniunkcji (NAND) DTL
Strona domowa symulatora elektroniki
