Oto bramka NOR/OR wykonana w technice ECL przy użyciu tranzystorów bipolarnych. Z lewej strony schematu umieszczono wejścia. Gdy na jedno z wejść podano stan wysoki (-700mV), wyjście OR również przyjmuje stan wysoki, natomiast wyjście NOR — stan niski. Gdy na oba wejścia podano stan niski (-1,4V), tym razem wyjście OR wchodzi w stan niski, natomiast wyjście NOR — stan wysoki.

Wysterowano tranzystor Q₃, dlatego napięcie na jego kolektorze wyniosło ok. -740mV. Wtórnik emiterowy dołączony do wyprowadzenia kolektora Q₃ podaje stan niski na wyjściu OR. Napięcie emiter-baza tranzystora Q₂ jest zbyt wysokie, aby wyprowadzić go z odcięcia, i na kolektorze nie występuje napięcie. Wyjście NOR dołączone do wtórnika emiterowego przyjmuje stan wysoki.

Wysterowanie tranzystora Q₁ lub Q₂ stanem wysokim na wejściu wywołuje stan niski na kolektorze tranzystora, w związku z czym również stan niski na wyjściu NOR. W tym momencie tranzystor Q₃ przestaje przewodzić, wywołując pojawienie się stanu wysokiego na wyjściu OR.

Zaletą układów wykonanych w technice ECL jest większa szybkość, gdyż tranzystory występujące w nich nigdy nie wchodzą w nasycenie. Pozostają w odcięciu lub w stanie przewodzenia; przełączają się szybko między tymi stanami. Wadą ECL jest zwiększony pobór mocy niezależnie od stanu logicznego.

Następne doświadczenie: Alternatywa wykluczająca (XOR)

Poprzednie doświadczenie: Negacja alternatywy (NOR) TTL

Index

Strona domowa symulatora elektroniki